(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-49293 (P2000-49293A)

(43)公開日 平成12年2月18日(2000.2.18)

(51) Int.Cl.		識別記号	FΙ			テーマコート*(参考)
H01L	27/04		H01L	27/04	H	5F038
	21/822		H02H	9/04	В	5G013
	23/62		H01L	23/56	Α	
H02H	9/04	•			•	

審査請求 未請求 請求項の数15 OL (全 18 頁)

		,
(21)出願番号	特願平10-217268	(71)出願人 000005821 松下電器産業株式会社
(22)出顧日	平成10年7月31日(1998.7.31)	大阪府門真市大字門真1006番地
(22) 山横口		(72)発明者 安田 勝
		大阪府門真市大字門真1006番地 松下電器 産業株式会社内
		(72)発明者 上西 栄一
		大阪府門真市大字門真1006番地 松下電器 産業株式会社内
		(74)代理人 100078204
	·	弁理士 稿本 智之 (外1名)
		具数百污妇人


最終頁に続く

(54) 【発明の名称】 サージ保護回路装置

(57)【要約】

【課題】 半導体集積回路装置の搬送時と実装時のサージ耐圧を切替えることによってサージ保護を強化したサージ保護回路装置を提供する。

【解決手段】 サージ保護用のトランジスタ1のコレクタを外部接続端子4に接続し、エミッタをサージ放電端子19に接続する。電源端子18に電圧が印加されたときトランジスタ1のベース、エミッタ間に比較的小さい値の抵抗が接続され、一方、電源端子18に電圧が印加されないときトランジスタ1のベース、エミッタ間に比較的大きい値の抵抗が接続される。搬送時にトランジスタ1のベース、エミッタ間の抵抗値が大となることによってトランジスタ1のコレクタ、エミッタ間のブレークダウン電圧値を下げることができる。



【特許請求の範囲】

【請求項1】 サージ放電端子及び外部接続端子を備えたサージ保護回路装置において、トランジスタのコレクタが前記外部接続端子に接続され、エミッタが前記サージ放電端子に接続され、このトランジスタのベースにこのトランジスタのコレクターエミッタ間の耐圧を異ならせる回路を備えたことを特徴とするサージ保護回路装置。

, P . .

【請求項2】 前記トランジスタのコレクタとベースとの間に抵抗を接続したことを特徴とする請求項1記載の 10サージ保護回路装置。

【請求項3】 サージ放電端子及び外部接続端子を備えたサージ保護回路装置において、トランジスタのドレインが前記外部接続端子に接続され、ソースが前記サージ放電端子に接続され、前記トランジスタのゲートに前記トランジスタのドレインーソース間の電流量を切り替える電圧切替回路を接続し、このトランジスタのドレイン、ゲート間に抵抗を挿入接続したことを特徴とするサージ保護回路装置。

【請求項4】 サージ放電端子及び外部接続端子を備えたサージ保護回路装置において、トランジスタのドレインが前記外部接続端子に接続され、ソースが前記サージ放電端子に接続され、前記トランジスタのゲートに前記トランジスタのドレインーソース間の電流量を切り替える電圧切替回路を接続し、このトランジスタのドレイン、ゲート間にコンデンサを挿入接続したことを特徴とするサージ保護回路装置。

【請求項5】 半導体集積回路装置の内部回路に接続されこの内部回路を動作させる電源が供給される電源端子と、この内部回路に接続され基準電圧が供給される接地端子と、前記内部回路に接続され外部装置から信号が供給される外部接続端子と、信号端子とを備えた半導体集積回路装置において、所定の端子から入力したサージ電荷を他の端子から導出するサージ保護回路装置であって、

第1、第2、第3の端子を有して前記第2、第3の端子間のインピーダンス値に応じて前記第1、第3の端子間の耐圧が異なるトランジスタ回路と、

第1、第2、第3の端子を有して前記第2の端子に与えられる信号に応じて前記第1、第3の端子間のインピー 40 ダンス値が異なる抵抗回路と、

出力端子を有して前記信号端子に与えられる信号に応じ て前記出力端子に信号を出力する制御回路とを備え、

前記トランジスタ回路の第1の端子と前記外部接続端子とを接続し、前記トランジスタ回路の第3の端子と前記他の端子又は前記接地端子若しくは前記電源端子とを接続し、前記抵抗回路の第1、第3の端子と前記トランジスタ回路の第2、第3の端子とを接続し、前記抵抗回路の第2の端子と前記制御回路の出力端子とを接続したサージ保護回路装置。

2

【請求項6】 半導体集積回路の内部回路に接続されこの内部回路を動作させる電力が供給される電源端子と、この内部回路に接続され基準電圧が供給される接地端子と、前記内部回路に接続され外部装置から信号が供給される外部接続端子とを備えた半導体集積回路装置において、所定の端子から入力したサージ電荷を他の端子から導出するサージ保護回路装置であって、

第1、第2、第3の端子を有して前記第2、第3の端子間のインピーダンス値に応じて前記第1、第3の端子間の耐圧が異なるトランジスタ回路と、

第1、第2、第3の端子を有して前記第2の端子に与えられる信号に応じて前記第1、第3の端子間のインピーダンス値が異なる抵抗回路と、

出力端子を有して前記電源端子に供給された電圧又は電流に応じて前記出力端子に信号を出力する制御回路とを 備え

前記トランジスタ回路の第1の端子と前記外部接続端子とを接続し、前記トランジスタ回路の第3の端子と前記他の端子又は前記接地端子若しくは前記電源端子とを接続し、前記抵抗回路の第1、第3の端子と前記トランジスタ回路の第2、第3の端子とを接続し、前記抵抗回路の第2の端子と前記制御回路の出力端子とを接続したサージ保護回路装置。

【請求項7】 半導体集積回路装置の内部回路に接続されこの内部回路を動作させる電源が供給される電源端子と、この内部回路に接続され基準電圧が供給される接地端子と、前記内部回路に接続され外部装置から信号が供給される外部接続端子と、信号端子とを備えた半導体集積回路装置において、所定の端子から入力したサージ電荷を他の端子から導出するサージ保護回路装置であって、

第1のトランジスタと、第2のトランジスタと、出力端子を有して前記電源端子に電源が供給された状態において前記信号端子に与えられる信号に応じて前記出力端子に信号を出力する制御回路とを備え、

前記第1のトランジスタのコレクタ端子と前記外部接続端子とを接続し、前記第1のトランジスタのエミッタ端子と前記他の端子又は前記接地端子若しくは前記電源端子とを接続し、前記第1のトランジスタのベース端子と前記第2のトランジスタのエミッタ端子とを接続し、前記第2のトランジスタのベース端子と前記制御回路の出力端子とを接続したサージ保護回路装置。

【請求項8】 半導体集積回路装置の内部回路に接続されこの内部回路を動作させる電源が供給される電源端子と、この内部回路に接続され基準電圧が供給される接地端子と、前記内部回路に接続され外部装置から信号が供給される外部接続端子とを備えた半導体集積回路装置において、所定の端子から入力したサージ電荷を他の端子から導出するサージ保護回路装置であって、

3

第1のトランジスタと、第2のトランジスタと、出力端子を有して前記電源端子に供給された電圧又は電流に応じて前記出力端子に信号を出力する制御回路とを備え、前記第1のトランジスタのコレクタ端子と前記外部接続子とを接続し、前記第1のトランジスタのエミッタ端子とを接続し、前記第1のトランジスタのエミッタ端子とを接続し、前記第2のトランジスタのエミッタ端子とを接続し、前記第2のトランジスタのエミッタ端子とを接続し、前記第2のトランジスタのベース端子と前記制御回路の出力端子とを接続したサージ保護回路装置。

【請求項9】 請求項7又は8載のサージ保護回路装置において、前記第1のトランジスタのベース端子と前記第2のトランジスタのコレクタ端子とを抵抗を介して接続したことを特徴とするサージ保護回路装置。

【請求項10】 請求項7又は8記載のサージ保護回路 装置において、前記第1のトランジスタのベース、エミ ッタ端子間に抵抗を接続したことを特徴とするサージ保 護回路装置。

【請求項11】 請求項7又は8記載のサージ保護回路 20 装置において、前記外部接続端子と前記第1のトランジスタのベース端子間に抵抗を接続したことを特徴とするサージ保護回路装置。

【請求項12】 半導体集積回路装置の内部回路に接続されこの内部回路を動作させる電源が供給される電源端子と、この内部回路に接続され基準電圧が供給される接地端子と、前記内部回路に接続され外部装置から信号が供給される外部接続端子と、信号端子とを備えた半導体集積回路装置において、所定の端子から入力したサージ電荷を他の端子から導出するサージ保護回路装置であって、

第1のトランジスタと、第2のトランジスタと、出力端子を有して前記電源端子に電源が供給された状態において前記信号端子に与えられる信号に応じて前記出力端子に信号を出力する制御回路とを備え、

前記第1のトランジスタのドレイン端子と前記外部接続端子とを接続し、前記第1のトランジスタのソース端子と前記他の端子又は前記接地端子若しくは前記電源端子とを接続し、前記第1のトランジスタのゲート端子と前記第2のトランジスタのコレクタ端子とを接続し、前記 40 第1のトランジスタのソース端子と前記第2のトランジスタのエミッタ端子とを接続し、前記第2のトランジスタのベース端子と前記制御回路の出力端子とを接続したサージ保護回路装置。

【請求項13】 半導体集積回路装置の内部回路に接続されこの内部回路を動作させる電源が供給される電源端子と、この内部回路に接続され基準電圧が供給される接地端子と、前記内部回路に接続され外部装置から信号が供給される外部接続端子とを備えた半導体集積回路装置において、所定の端子から入力したサージ電荷を他の端50

4

子から導出するサージ保護回路装置であって、

第1のトランジスタと、第2のトランジスタと、出力端子を有して前記電源端子に供給された電圧又は電流に応じて前記出力端子に信号を出力する制御回路とを備え、前記第1のトランジスタのドレイン端子と前記外のソース端子と前記他の端子又は前記接地端子若しくは前記電源端子とを接続し、第1のトランジスタのゲート端子と前記第2のトランジスタのコレクタとを接続し、前記第2のトランジスタのベースッタ端子とを接続し、前記第2のトランジスタのベース端子と前記制御回路の出力端子とを接続したサージ保護回路装置。

【請求項14】 請求項12又は13記載のサージ保護 回路装置において、前記外部接続端子と前記第1のトランジスタのゲート端子間に抵抗を接続したことを特徴と するサージ保護回路装置。

【請求項15】 請求項12又は13記載のサージ保護回路装置において、前記外部接続端子と前記第1のトランジスタのゲート端子間にコンデンサを接続したことを特徴とするサージ保護回路装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体回路で使用するサージ保護回路装置に関するものである。

[0002]

【従来の技術】従来のトランジスタを用いたサージ保護 回路装置を図26に示す。図26において、トランジスタ1が+(プラス)サージ電流を吸収する役割を担っていて、外部接続端子4に印加された+サージによる電流を放電端子19を通して放電し、内部回路3を+サージから保護している。抵抗17はサージ印加に対するトランジスタ1の安定性を得るためのものである。一般にサージ放電端子19は半導体集積回路の最低電位に接続されることが多く、最低電位である接地端子に接続した場合は図27のようになる。

【0003】ここで、サージに対する能力はトランジスタ1のコレクターエミッタ間がブレークダウンする電圧(ブレークダウン電圧若しくは耐圧:BVCE)が大きく影響するが、トランジスタ1のコレクターエミッタ間の耐圧はトランジスタ1のベースに接続された条件により変化する。その条件は大きく分けて、

- (1) 開放 (図27における抵抗17の抵抗値が∞) の 場合
- (2) 適当な任意の値の抵抗17を介して接地の場合
- (3)接地(図27における抵抗17の抵抗値が0)の 場合

の3条件が存在する。それぞれのブレークダウン電圧 を、(1) BVCEO、(2) BVCER、(3) BV CESとして表せば、

BVCEO≦BVCER≦BVCES となり、一般的には(2)がよく利用される。

【0004】図27を用いて説明すると、トランジスタ1のコレクタにブレークダウン電圧以上の+サージが印加されるとトランジスタ1がブレークダウンを起こしてサージを吸収する。しかし、半導体集積回路10の通常動作時には、内部回路3と外部接続端子4との間には信号のやりとりが存在し、トランジスタ1が動作した場合には信号のやりとりを妨害してしまう。このため半導体集積回路の通常動作時には、トランジスタ1がブレークダウンを起こさないようにする必要があり、ブレークダウン電圧は外部接続端子4に発生する最大電圧以上に設定される。

[0005]

【発明が解決しようとする課題】ブレークダウン電圧が 高くなればサージ吸収能力は低くなり、サージの保護と いう面では弱くなる。サージ保護素子が接続されても外 部接続端子4にかかる最大電圧が高い場合はその傾向が 大きくなる。図27では内部回路3としてツェナー2A Pによる一種のROM回路が示してあり、この場合の外 部出力端子4は曹込み電圧端子と呼ばれる。ROMの曹 込みの際には図28に示すように、この曹込み電圧端子 に高電圧(以後、「魯込み電圧」という)をかけてツェ ナーダイオード9に対して逆方向の高電圧を印加する と、ツェナーダイオード9は低インピーダンス状態に変 化するので、ZAP調整出力端子20の電圧を下げるこ とができる。このようにして、通常動作時にはZAP調 整出力端子20の電圧の高低によりROMとして使用で きる。この場合、サージ保護回路装置が動作する最低電 圧(動作開始電圧)は曹込み電圧以上になるように設定 しなければならない。このように、一時的に高電圧を使 用する場合でも、サージ保護素子の動作開始電圧を高く 設定する必要がある。しかし、通常使用時にも動作開始 電圧の高いままのサージ保護素子を使用とサージ印加に よる半導体回路への影響が避けられなくなる。つまり、 **些込み電圧以上にならないとサージ保護素子としては動** いツェナーダイオード9に対して鸖込み電圧端子に+サ ージが印加されてもツェナーダイオード9には逆方向の **魯込み電圧程度の電圧がかかってしまい、ツェナーダイ** オード9が低インピーダンス状態へと変化し、誤ったむ 込みがされてしまうことになる。

【0006】内部回路3が他のありふれた回路の場合の例を図30に示す。この場合の内部回路の動作は外部接続端子4に入力された電圧が接地との抵抗分割により減衰され、トランジスタ13によるエミッタホロワ出力端子31に信号として出力されるものである。この場合も同様にサージ保護素子の動作開始電圧は、外部接続端子4にかかる最大電圧以上に設定する必要がある。

【0007】近年の半導体素子の微細化や耐電圧の低い 50

6

素子の使用によりサージが印加された場合の半導体素子への影響も大きくなっている。しかし、実動作時には外部接続端子4はある電位をもつため、動作開始電圧は端子にかかる最大電圧以下には設定させることができないでいる。

【0008】また、サージの印加による半導体集積回路への影響については、半導体集積回路が単体で存在しているとき受ける影響が強く、実装された状態ではサージの分散、配線の浮遊容量等により半導体集積回路の端子への衝撃が緩和されるので動作点開始電圧を若干高く設定しても問題はない。しかし、実動作時に半導体回路に影響の無いようにすることとサージ保護の強化をすることとは相反することであり、従来の保護回路形式では動作開始電圧をある一定の電圧に決めるため、サージ保護素子の動作開始電圧はサージ保護素子の接続される端子の最大電圧以上に設定せざるを得なくなり、サージによる半導体回路への影響が避けられないという問題がある。

【0009】本発明は上記従来の課題を解決するものであり、動作開始電圧を切替えることのできるサージ保護素子を提供することを目的とする。

[0010]

【課題を解決するための手段】この目的を達成するために、本発明の請求項1に記載の発明は、サージ吸収用のトランジスタと、前記トランジスタのベースの接続状態を変更するための制御回路とを備え、前記トランジスタのコレクタをサージ保護する端子に接続し、前記トランジスタのエミッタはサージ電流を逃がすための端子に接続し、前記制御回路により前記トランジスタのベースをオープン状態とエミッタにほぼ等しい電位とに切替える。これによりサージ保護素子の動作開始電圧をBVCEOとBVCESとに変化させることができる。

【0011】本発明の請求項2に記載の発明は、サージ 吸収用のトランジスタと、前記トランジスタのペースの 接続状態を変更するための制御回路とを備え、前記トラ ンジスタのコレクタをサージ保護する端子に接続し、前 記トランジスタのエミッタはサージ電流を逃がすための 端子に接続し、前記トランジスタのコレクタとベース間 を抵抗で接続し、前記制御回路により前記トランジスタ のペースをエミッタとほぼ等しい電位の遮断状態とサー ジ保護する端子から抵抗でバイアスされた動作状態とに 切替える。これにより、前記トランジスタのペースがエ ミッタとほぼ等しい電位の状態の場合にはトランジスタ はBVCESでブレークダウンし、サージ保護する端子 から抵抗でバイアス状態の場合には、トランジスタがオ ンするのに必要なペースーエミッタ間電圧(VBE)以 上の電圧がサージ保護する端子に印加されることにより トランジスタはオン状態になり、コレクタ電流を流して サージを吸収することができる。これにより、サージ保 護素子の動作開始電圧をBVCESとVBEとに切替え

7

【0012】本発明の請求項3に記載の発明は、サージ吸収用のMOSトランジスタと、前記MOSトランジス

ることができる。

タのゲートの接続状態を変更するための制御回路とを備 え、前記MOSトランジスタのドレインをサージ保護す る端子に接続し、前記MOSトランジスタのソースはサ ージ電流を逃がすための端子に接続し、前記MOSトラ ンジスタのドレインとゲート間を抵抗で接続し、前記制 御回路により前記MOSトランジスタのゲートをドレイ ンにほぼ等しい電位の状態とサージ保護する端子から抵 抗でバイアスされている状態とに切替える。これによ り、前記MOSトランジスタゲートが接地状態の場合に はMOSトランジスタはブレークダウン電圧(BVDS S) でプレークダウンし、サージ保護する端子から抵抗 でバイアス状態の場合には、MOSトランジスタのオン に必要なゲートーソース間電圧(VGS)以上の電圧が サージ保護する端子に印加されることにより、抵抗を通 してゲートの電位を上昇させるのでMOSトランジスタ はオン状態になり、ドレイン電流を流してサージを吸収 することができる。これにより、サージ保護素子の動作 電位をVGSとBVDSSとに切替えることができる。 【0013】本発明の請求項4に記載の発明は、サージ 吸収用のMOSトランジスタと、前記MOSトランジス タのゲートの接続状態を変更するための制御回路とを備 え、前記MOSトランジスタのドレインをサージ保護す る端子に接続し、前記MOSトランジスタのソースはサ ージ電流を逃がすための端子に接続し、前記MOSトラ ンジスタのドレインとゲート間を容量で接続し、前記制 御回路により前記MOSトランジスタのゲートの電位が ソースにほぼ等しい電位と容量を通してサージ保護する 端子から支配される状態とに切替える。これにより、前 記MOSトランジスタゲートがソースにほぼ等しい電位 の状態の場合にはMOSトランジスタはブレークダウン 電圧 (BVDSS) でプレークダウンし、容量を通して サージ保護する端子から支配される状態の場合には、サ ージ保護する端子の電圧が上昇した時に容量の反対側も 一緒に上昇するため、MOSトランジスタのゲートの電 位がMOSトランジスタのオンに必要なゲートーソース 間電圧 (VGS) 以上になりMOSトランジスタがオン

【0014】本発明の請求項5記載の発明は、半導体集 積回路装置の内部回路に接続されこの内部回路を動作さ せる電源が供給される電源端子と、この内部回路に接続 され基準電圧が供給される接地端子と、前記内部回路に 接続され外部装置から信号が供給される外部接続端子

し、ドレイン電流を流してサージを吸収することができ

る。この場合、容量の両端の電位差をVCとすれば、サージ保護する端子の電位がVGS+VCまで上昇する

と、MOSトランジスタがオンすることになる。これに より、サージ保護素子の動作電位をVGS+VCとBV

DSSとに切替えることができる。

8

と、信号端子とを備えた半導体集積回路装置において、 所定の端子から入力したサージ電荷を他の端子から導出 するサージ保護回路装置であって、第1、第2、第3の 端子を有して前記第2、第3の端子間のインピーダンス 値に応じて前記第1、第3の端子間の耐圧が異なるトラ ンジスタ回路と、第1、第2、第3の端子を有して前記 第2の端子に与えられる信号に応じて前記第1、第3の 端子間のインピーダンス値が異なる抵抗回路と、出力端 子を有して前記電源端子に電源が供給された状態におい て前記信号端子に与えられる信号に応じて前記出力端子 に信号を出力する制御回路とを備え、前記トランジスタ 回路の第1の端子と前記外部接続端子とを接続し、前記 トランジスタ回路の第3の端子と前記他の端子又は前記 接地端子若しくは前記電源端子とを接続し、前記抵抗回 路の第1、第3の端子と前記トランジスタ回路の第2、 第3の端子とを接続し、前記抵抗回路の第2の端子と前 記制御回路の出力端子とを接続したものである。

【0015】この構成を備えると、信号端子を介して外 部から信号が与えられると制御回路の出力端子に例えば 2 値信号が出力され、この信号に応じて抵抗回路の抵抗 値が変化する。ここで、トランジスタ回路の第1、第3 の端子間の耐圧は抵抗回路の抵抗値に応じて異なるの で、この2値信号に応じてトランジスタ回路の耐圧を切 替えることができる。例えば、外部接続端子を介して電 圧が印加されてROM回路に費込みが行われるときに は、この外部接続端子に接続されたトランジスタ回路の 耐圧を高くしておきROM回路に高電圧を印加できるよ うにする。その他の状態においてはトランジスタ回路の 耐圧を低く設定しておき、低い電圧でサージを吸収でき るようにする。このようにしてROM回路に不要な鸖込 みをすることを防止することができる。ここで、トラン ジスタ回路の耐圧は抵抗回路の抵抗値を調整して変える ことができるので、内部回路に応じて種々の耐圧を選択 することができる。

【0016】外部接続端子から流入したサージ電流は、独立に備えたサージ放電用の端子を介して外部に導出することができる。また、サージ放電用の端子と接地端子とを共用しても内部回路にダメージを与えることがない。この場合にはピン数を削減することができる。

【0017】本発明の請求項6記載の発明は、半導体集 積回路の内部回路に接続されこの内部回路を動作させる 電力が供給される電源端子と、この内部回路に接続され 基準電圧が供給される接地端子と、前記内部回路に接続 され外部装置から信号が供給される外部接続端子とを備 えた半導体集積回路装置において、所定の端子から入力 したサージ電荷を他の端子から導出するサージ保護回路 装置であって、第1、第2、第3の端子を有して前記第 2、第3の端子間の耐圧が異なるトランジスタ回路と、 第1、第2、第3の端子を有して前記第2の端子に与え

られる信号に応じて前記第1、第3の端子間のインピーダンス値が異なる抵抗回路と、出力端子を有して前記電源端子に供給された電圧又は電流に応じて前記出力端子に信号を出力する制御回路とを備え、前記トランジスタ回路の第1の端子と前記外部接続端子とを接続し、前記 接地端子若しくは前記電源端子とを接続し、前記抵抗回路の第1、第3の端子と前記トランジスタ回路の第2、第3の端子とを接続し、前記抵抗回路の第2の端子と前記制御回路の出力端子とを接続したものである。

【0018】この構成を備えると、電源端子に電圧が印 加されない状態には制御回路の出力端子に信号が出力さ れず、電源端子に電圧が印加されたときに信号が出力さ れる。この信号に応じて抵抗回路の抵抗値を異ならせる ことができる。ここで、電源端子に電圧が印加されない 状態でも抵抗回路には所定の抵抗値を生起させることが でき、電源端子に電圧が印加されたときに生起する値と を使い分けることができる。トランジスタ回路の第1、 第3の端子間の耐圧は抵抗回路の抵抗値に応じて異なる ので、この2値信号に応じてトランジスタ回路の耐圧を 切替えることができる。この構成を有することによって 半導体集積回路を搬送するときサージ保護性能を向上さ せることができる。例えば搬送時に外部接続端子に接続 されたトランジスタ回路の耐圧を低く設定し、動作時に おいては耐圧を高く設定しておくことで、動作時に比較 的広いダイナミックレンジを確保しながら搬送時のサー ジに対する品質を向上させることができる。

【0019】外部接続端子から流入したサージ電流は、独立に備えたサージ放電用の端子を介して外部に導出することができ、また、サージ放電用の端子と接地端子とを共用しても内部回路にダメージを与えることがない。この場合にはピン数を削減することができる。

【0020】尚、トランジスタ回路の耐圧は抵抗回路の抵抗値を調整して変えることができるので、内部回路に応じて種々の耐圧を選択することができる。

 10

タのペース端子と前記第2のトランジスタのコレクタ端子とを接続し、前記第1及び第2のトランジスタのエミッタ端子とを接続し、前記第2のトランジスタのペース端子と前記制御回路の出力端子とを接続したものである。

【0022】この構成を備えることによって、例えば信号端子に与えられる2値信号によって制御回路に2値信号が出力され、この信号に応じて第2のトランジスタのコレクタ、エミッタ間が導通、遮断される。第2のトランジスタが導通状態において、このトランジスタのコレクタ、エミッタ間の抵抗値は低い値となり、遮断状態において高抵抗値となる。第1のトランジスタのベース、エミッタ間が高抵抗値であるとき、第1のトランジスタのベース、エミッタ間が高抵抗値であるとき、第1のトランジスタのコレクタ、エミッタ間の耐圧を下げる。

【0023】この構成を有する利点として半導体集積回路の内部回路にROM回路を備えている場合が上げられる。つまり、外部接続端子を介して電圧が印加されてROM回路に書込みが行われるときには、この外部接続端子に接続されたトランジスタ回路の耐圧を高くしておきROM回路に高電圧を印加できるようにする。その他の状態においてはトランジスタ回路の耐圧を低く設定しておき、低い電圧でサージを吸収できるようにする。このようにしてROM回路に対する不要な曹込みをすることを防止することができる。

【0024】本発明の請求項8記載の発明は、半導体集 積回路装置の内部回路に接続されこの内部回路を動作さ せる電源が供給される電源端子と、この内部回路に接続 され基準電圧が供給される接地端子と、前記内部回路に 接続され外部装置から信号が供給される外部接続端子と を備えた半導体集積回路装置において、所定の端子から 入力したサージ電荷を他の端子から導出するサージ保護 回路装置であって、第1のトランジスタと、第2のトラ ンジスタと、出力端子を有して前記電源端子に供給され た電圧又は電流に応じて前記出力端子に信号を出力する 制御回路とを備え、前記第1のトランジスタのコレクタ 端子と前記外部接続端子とを接続し、前記第1のトラン ジスタのエミッタ端子と前記他の端子又は前記接地端子 若しくは前記電源端子とを接続し、前記第1のトランジ スタのペース端子と前記第2のトランジスタのコレクタ 端子とを接続し、前記第1及び第2のトランジスタのエ ミッタ端子とを接続し、前記第2のトランジスタのベー ス端子と前記制御回路の出力端子とを接続したものであ

【0025】この構成を備えることによって、電源端子 に電圧が印加されない状態には制御回路の出力端子に信 号が出力されず、電源端子に電圧が印加されたときに信 50 号が出力されるようにしてやり、この信号に応じて第2 のトランジスタのコレクタ、エミッタ間の抵抗値を異ならせることができる。ここで、電源端子に電圧が印加されない状態には第2のトランジスタのコレクタ、エミッタ間の抵抗値を大きくすることは容易である。一方、電源端子に電圧が印加されたときには小さい値とすることができる。第1のトランジスタのコレクタ、エミッタ間の抵抗値に応じて異なるので、トランジスタ回路の耐圧を切替えることができる。

【0026】この構成を有することによって半導体集積 回路を搬送するときサージ保護性能を向上させることが できる。例えば搬送時に外部接続端子に接続された第1 のトランジスタの耐圧を低くし、動作時においては耐圧 を高く設定しておくことで、動作時に比較的広いダイナ ミックレンジを確保しながら搬送時のサージに対する品 質を向上させることができる。

【0027】本発明の請求項9記載の発明は、請求項7 又は8記載のサージ保護回路装置の発明において、前記 第1のトランジスタのベース端子と前記第2のトランジ スタのコレクタ端子とを抵抗を介して接続したものであ る。

【0028】第1のトランジスタのベース端子と第2のトランジスタのコレクタ端子とを接続した抵抗値に応じて、第2のトランジスタが動作したときに第1のトランジスタの耐圧を決定することができる。

【0029】本発明の請求項10記載の発明は、請求項7又は8記載のサージ保護回路装置の発明において、前記第1のトランジスタのベース、エミッタ端子間に抵抗を接続したことを特徴とするものである。

【0030】第1のトランジスタのベース端子とエミッタ端子とを接続した抵抗値に応じて、第2のトランジスタが遮断したときに第1のトランジスタの耐圧を決定することができる。

【0031】本発明の請求項11記載の発明は、請求項7又は8記載のサージ保護回路装置の発明において、前記外部接続端子と前記第1のトランジスタのベース端子間に抵抗を接続したことを特徴とするものである。

【0032】この構成を有することによって、外部接続端子に電圧が印加されると抵抗を介して第1のトランジスタが 取作し、第1のトランジスタが 動作し、第1のトランジスタのでし、第1のトランジスタの間に 電圧を低電圧にする。この状態は、電源端子に電圧が明されないときでも生起させることができ、半導体吸 間路装置を搬送中に低い電圧 (VBE)でサージを吸 電 し、サージの侵入を阻止することができる。しかし、電 のように電圧が印加され第2のトランジスタのベース 端 子に電圧が与えられると、第1のトランジスタ 間の抵抗値 に応じて第1のトランジスタのロコレクタ、エミッタ間の下のじて第1のトランジスタのに応じて第1のトランジスタの値に応じて外部端子

12

に印加された電圧を遮断する。

【0033】本発明の請求項12記載の発明は、半導体 集積回路装置の内部回路に接続されこの内部回路を動作 させる電源が供給される電源端子と、この内部回路に接 続され基準電圧が供給される接地端子と、前記内部回路 に接続され外部装置から信号が供給される外部接続端子 と、信号端子とを備えた半導体集積回路装置において、 所定の端子から入力したサージ電荷を他の端子から導出 するサージ保護回路装置であって、第1のトランジスタ と、第2のトランジスタと、出力端子を有して前記電源 端子に電源が供給された状態において前記信号端子に与 えられる信号に応じて前記出力端子に信号を出力する制 御回路とを備え、前記第1のトランジスタのドレイン端 子と前記外部接続端子とを接続し、前記第1のトランジ スタのソース端子と前記他の端子又は前記接地端子若し くは前記電源端子とを接続し、第1のトランジスタのゲ ート端子と前記第2のトランジスタのコレクタ端子とを 接続し、前記第1のトランジスタのソース端子と前記第 2のトランジスタのエミッタ端子とを接続し、前記第2 のトランジスタのベース端子と前記制御回路の出力端子 とを接続したものである。

【0034】この構成を備えることによって、例えば信号端子に与えられる2値信号によって制御回路に2値信号が出力され、この信号に応じて第2のトランジスタが導通状態において、このトランジスタのコレクタ、エミッタ間の電圧を低い値とし、遮断状態において高い値とすることができる。第1のトランジスタのゲート、ソース間が低い電圧値であるとき、第1のトランジスタのドレイン、ソース間の耐圧で外部端子に入力される電圧を遮断し、第1の計接続端子に侵入したサージを吸収することができる。

【0035】本発明の請求項13記載の発明は、半導体 集積回路装置の内部回路に接続されこの内部回路を動作 させる電源が供給される電源端子と、この内部回路に接 続され基準電圧が供給される接地端子と、前記内部回路 に接続され外部装置から信号が供給される外部接続端子 とを備えた半導体集積回路装置において、所定の端子か ら入力したサージ電荷を他の端子から導出するサージ保 護回路装置であって、第1のトランジスタと、第2のト ランジスタと、出力端子を有して前記電源端子に供給さ れた電圧又は電流に応じて前記出力端子に信号を出力す る制御回路とを備え、前記第1のトランジスタのドレイ ン端子と前記外部接続端子とを接続し、前記第1のトラ ンジスタのソース端子と前記他の端子又は前記接地端子 若しくは前記電源端子とを接続し、第1のトランジスタ のゲート端子と前記第2のトランジスタのコレクタとを 接続し、前記第1のトランジスタのソース端子と前記第 2のトランジスタのエミッタ端子とを接続し、前記第2

のトランジスタのベース端子と前記制御回路の出力端子 とを接続したものである。

【0036】この構成を備えることによって、電源端子に電圧が印加されない状態には制御回路の出力端子に信号が出力されず、電源端子に電圧が印加されたときに信号が出力されるように設定することができ、この信号に応じて第2のトランジスタが導通、遮断される。第2のトランジスタが導通状態において、このトランジスタのコレクタ、エミッタ間の電圧を低い値とし、遮断状態において高い値とすることができる。第1のトランジスタのドレイン、ソース間の耐圧で外部端子に入力される電圧を遮断し、第1のトランジスタのゲートに高い電圧値が印加されると、外部接続端子に侵入しサージを吸収することができる。

【0037】本発明の請求項14記載の発明は、請求項12又は13記載のサージ保護回路装置において、前記外部接続端子と前記第1のトランジスタのゲート端子間に抵抗を接続したことを特徴とするものである。

【0038】この構成を有することによって、外部接続端子に電圧が印加されると抵抗を介して第1のトランジスタのゲートに電圧が与えられ、第1のトランジスタが動作し、第1のトランジスタのドレイン、ソース間を低電圧にする。この状態は、電源端子に電圧が印加されない状態でも生起させることができ、サージの侵入を阻止することができる。電源端子に電圧が印加され、第2のトランジスタのゲート端子に電圧が与えられると、第1のトランジスタは遮断され、第1のトランジスタのドレイン、ソース間の耐圧に応じて外部端子に印加された電圧を遮断する。

【0039】本発明の請求項15記載の発明は、請求項12又は13記載のサージ保護回路装置において、前記外部接続端子と前記第1のトランジスタのゲート端子間にコンデンサを接続したことを特徴とするものである。

【0040】この構成を有することによって、外部接続端子に電圧が印加されるとコンデンサを介して第1のトランジスタのゲートに電圧が与えられ、第1のトランジスタのドレイン、ソース間を導通状態にする。この状態は、電源端子に電圧が印加されない状態でも生起させることができ、サージの侵入を阻止することができる。しかし、電源端子に電圧が印加され、第2のトランジスタのゲート端子に電圧が与えられると、第1のトランジスタは遮断され、第1のトランジスタのドレイン、ソース間の耐圧に応じて外部端子に印加された電圧を遮断する。

[0041]

【発明の実施の形態】以下本発明の実施の形態について、図面を参照しながら説明する。

【0042】図1は第1の実施の形態におけるトランジスタを用いたサージ保護回路装置を示すものである。

14

【0043】図1において、1はサージを吸収するトランジスタであり、2は、トランジスタ1のベースと接地間のインピーダンスを異ならせる働きを有する制御回路であり、3は内部回路である。4は外部接続端子であり、サージから内部回路を保護する機能を有する回路をその内部に有する端子である。ここで、従来の技術の場合同様に、サージ放電端子19を接地端子21に接続した場合は図2のようになる。

【0044】図2において、制御回路2によってトランジスタ1のベースをトランジスタ1のエミッタにほぼ等しい電位の状態とオープン状態とに切替えることができる。

【0045】図1に示した制御回路2の場合では電源端 子18から電源が印加されていて、スイッチ7がトラン ジスタ22側に切替わると電流源6からの電流によりト ランジスタ5のペースおよび抵抗8に電流が流れ、トラ ンジスタ5がオンしてトランジスタ1のペースとエミッ タとがほぼ等しい電位状態になる。このため、トランジ スタ1のプレークダウン電圧はBVCESとなる。電源 が印加されていない状態では電流源6がオフ状態であ り、また電源がオンでもスイッチ7がトランジスタ23 側に切替わっている状態ではトランジスタ5のベース電 流が供給されないのでトランジスタ5はオフし、トラン ジスタ1のベースはオープン状態となりプレークダウン 電圧はBVCEOとなる。つまり、電源オンかつスイッ チ7がトランジスタ22側の場合と、電源オフまたはス イッチ 7 がトランジスタ 2 3 側の場合とで、サージ保護 素子の動作開始電圧をBVCEOとBVCESとに切替 えることができる。図2では内部回路3としてツェナー ZAPの一例を示している。

【0046】また、ツェナー ZAPの 書込みをする際の様子を図3に示す。 書込みの際は、電源 24を入れてかつスイッチ7をトランジスタ22側にすることで、トランジスタ1のベースとエミッタとをほぼ同電位状態にし、サージ保護素子としての動作開始電圧を書込み電圧以上に上昇させておき、書込み端子である外部接続端子4に外部から書込み電圧25を与えることにより、ツェナーダイオード9に逆電圧を発生させ書込み動作させることができる。

【0047】次に、通常動作時に+サージが印加された時の様子を図4に、搬送時や未使用時に+サージが印加された時の様子を図5に示す。

【0048】通常動作時はスイッチ7をトランジスタ23側に切替え、また搬送時や未使用時には電源自体がオフしているので電流源6がオフすることで、サージ保護素子としての動作開始電圧を普込み電圧以下に降下させる。この状態で外部接続端子4に+サージ電圧が印加された場合にはサージ保護素子の働きにより外部接続端子4の電圧は普込み電圧以下に抑えられ、ツェナーダイオード9に誤って普込みされることはなくなる。このよう

に暫込みの際には暫込みに影響を与えることのない素子、通常使用時や電源オフ時にはツェナーダイオード9への誤った暫込みを無くすことのできる素子として働くことができる。

【0049】また、内部回路が一般的な場合を図6に示す。ここで、従来の技術の場合同様に、サージ放電端子19を接地端子21に接続した場合は図7のようになる。この場合も電源がオンでスイッチ7がトランジスタ22側に流れた際にはサージ保護素子としての動作開始電圧を外部接続端子4にかかる最大電圧以上に上昇させておき、信号への影響が無いようにする。また、信号を通さない時にはスイッチ7をトランジスタ23側へ切替えて、電源オフ時には電流源6自体の電流がオフすることでサージ保護素子の動作開始電圧を下げてやる。このことでもより、電源のかかっていない場合の+サージ印加に対して低電圧から動作でき、早期サージ吸収を行うことができる。

【0050】一般的に電源オン時には、外部接続端子4は信号を常時やりとりをしている場合が多いので、その場合はスイッチ7が不要で図8に示すような回路にして電源オン/オフでサージ保護素子の動作開始電圧を変化させても良い。

【0051】以上のように第1の実施の形態によれば、サージ吸収用のトランジスタと、前記トランジスタのベースの接続状態を変更するための制御回路とを備えることによりサージ保護素子の動作開始電圧を切替えることができる。

【0052】なお、本実施の形態ではトランジスタ1のベースにトランジスタ5のコレクタのみを接続しているが、図9に示すように、トランジスタ1のベースとトランジスタ5のコレクタ間に抵抗30を挿入すれば、トランジスタ5がオンした際のトランジスタ1のブレークダウン電圧はBVCERとBVCEOとに切替えることもできる。

【0053】また、図10に示すように、トランジスタ 1のベースとエミッタとの間に抵抗32を追加すれば、 トランジスタ5がオフした際のトランジスタ1のブレー クダウン電圧をBVCERとすることができ、トランジ スタ1のブレークダウン電圧をBVCERとBVCES 40 とに切替えることもできる。

【0054】更に、図11に示すように、トランジスタ 1のベースとトランジスタ5のコレクタ間に抵抗30 を、トランジスタ1のベースとエミッタとの間に抵抗3 2をそれぞれ挿入すれば、トランジスタ5がオン/オフ した際のトランジスタ1のブレークダウン電圧をそれぞ れBVCER1とBVCER2とに切替えることもでき る。

【0055】次に、図12は第2の実施の形態における と抵抗32とで抵抗分割した点がトランジスタ1のベートランジスタを用いたサージ保護回路装置を示すもので 50 スに入ることになるので、トランジスタ1がオンするの

16

ある。

【0056】図12において、33は抵抗であり、第1の実施の形態における構成に対してトランジスタ1のコレクタとベースとの間に抵抗33が挿入された構成である。さらに、サージ放電端子19を接地端子21に接続した場合は図13のようになり、以下この回路図での動作を説明する。

【0057】制御回路2によりトランジスタ1のベース はエミッタにほぼ等しい電位状態と、外部接続端子4か ら抵抗33でバイアス状態とに切替えることができる。 図13に示した制御回路2の場合では電源がオンすれば 電流源6の電流が抵抗8およびトランジスタ5のペース に流れてトランジスタ5はオンし、トランジスタ1のペ ースはエミッタにほぼ等しい電位状態になる。このた め、トランジスタ1のプレークダウン電圧はBVCES となる。電源オフの際はトランジスタ5のベース電流が 供給されないのでトランジスタ5がオフし、トランジス タ1のベースは外部接続端子4から抵抗33でバイアス された状態になる。この状態で外部接続端子4にVBE 以上のサージが印加されると、抵抗33を通してトラン ジスタ1のペース電流が流れ、トランジスタ1がオン し、トランジスタ1のコレクタからサージを吸収するこ とができる。つまり、電源がオンの時とオフの時とでサ ージ保護素子としての動作開始電圧をBVCESとVB Eとに切替えることができる。電源が入り通常動作して いるときには、サージ保護素子の動作開始電圧BVCE Sを外部接続端子4にかかる最大電圧以上に上昇させて おき、電源オフ時にはサージ保護素子の動作開始電圧が VBEまで下がるので、電源オン時には信号のやりとり が問題なくでき、電源がオフの状態では、外部接続端子 4に+サージが印加されてもサージ保護素子の働きで外 部接続端子4の電圧は約VBEに抑えられ、内部回路3 にかかる電圧も低く抑えることができる。

【0058】以上のように第2の実施の形態によれば、サージ吸収用のトランジスタと、前記トランジスタのベースの接続状態を変更するための制御回路と、+サージ印加時にベース電流を供給する抵抗とを備えることにより、サージ保護素子の動作開始電圧を切替えることができる。

【0059】なお、図14に示すように、トランジスタ 1のベースとトランジスタ5のコレクタ間に抵抗30を 挿入すれば、トランジスタ5がオンした際のトランジスタ1のプレークダウン電圧はBVCERとなり、トラン ジスタ1のプレークダウン電圧をBVCERとVBEと に切替えることもできる。

【0060】また、図15に示すように、トランジスタ 1のベースとエミッタとの間に抵抗32を追加すれば、 外部接続端子4とサージ放電端子19との間を抵抗33 と抵抗32とで抵抗分割した点がトランジスタ1のベー スに入ることになるので、トランジスタ1がオンするの

に必要な外部接続端子 4 の電位を調整することができるようになる。

【0061】更に、図16に示すように、トランジスタ1のベースとトランジスタ5のコレクタ間に抵抗30を挿入し、トランジスタ1のベースとエミッタとの間に抵抗32を挿入すれば、トランジスタ5がオン時にはトランジスタ1のブレークダウン電圧BVCER以上で放電する回路と、オフの時には抵抗33と抵抗32の抵抗分割により抵抗32に発生する電圧がVBEとなるときの外部接続端子の電圧以上で放電する回路との切替えをすることができるようになる。

【0062】以上の第1の実施の形態および第2の実施の形態ではサージ保護トランジスタとしてNPN型トランジスタを例に示してきたが、PNP型トランジスタを用いる場合は図17に示すような回路で構成することができ、一(マイナス)サージに対しての保護素子として動作する。また、一般的にこの場合サージ放電端子19は半導体集積回路の最高電位に接続することが多いと思われる。

【0063】最高電位である電源端子18に接続された 場合を図18に示す。この場合、電源オンでは電流源2 6の電流が抵抗27とトランジスタ29のベースに流れ てトランジスタ29はオンし、トランジスタ28のペー スとエミッタがほぼ同じ電位になり、トランジスタ28 がオフする。この時のブレークダウン電圧はBVCES となる。このブレークダウン電圧は外部接続端子4が最 低電位のときでもトランジスタ28が動作しない値に設 定しておけば半導体集積回路10が動作している時には 信号のやりとりに影響を与えることはないサージ保護素 子として使用できる。電源オフの場合はトランジスタ2 9のベース電流が流れないのでトランジスタ29はオフ し、トランジスタ28のベースはオープン状態になり、 トランジスタ28のプレークダウン電圧はBVCEOと なる。すなわち、NPN型トランジスタの場合と同様の 効果をもたらすことができる。

【0064】同様な考えで、上記でNPN型トランジスタで説明してきたことがPNP型トランジスタでも可能となる。

【0065】次に、図19は第3の実施の形態における MOSトランジスタを用いたサージ保護回路装置を示す ものである。

【0066】図19において、14はMOSトランジスタであり、第2の実施の形態における図12に対してトランジスタ1をMOSトランジスタ14に置き換え、トランジスタのベース、コレクタ、エミッタをそれぞれゲート、ドレイン、ソースに置き換え、MOSトランジスタ14のバックゲートを適当な電位に接続した構成である。

【0067】一般的にサージ放電端子19およびNch -MOSトランジスタのバックゲートは最低電位に接続 50 18

することが多く、これらを接地端子21に接続した場合は図20のようになり、以下この回路図での動作を説明する。

【0068】 制御回路 2 によりMOSトランジスタ 14 のゲートはソースにほぼ等しい電位の状態と、外部接続 端子4から抵抗33でバイアス状態とに切替えることが できる。電源がオンすれば電流源6の電流でトランジス タ5をオンし、MOSトランジスタ14のゲートはソー スにほぼ等しい電位の状態になる。このため、MOSト ランジスタ14のブレークダウン電圧はBVDSSとな る。電源オフの際は電流の供給がなくなるのでトランジ スタ5はオフし、MOSトランジスタ14のゲートは外 部接続端子4から抵抗33でバイアスされた状態にな る。この状態で外部接続端子4にVGS以上の電圧が印 加されると、抵抗33を通してMOSトランジスタ14 のゲート電位もVGS以上に上昇し、MOSトランジス タ14がオンし、MOSトランジスタ14のドレインか らサージを吸収することができる。つまり、電源がオン の時とオフの時とでサージ保護素子としての動作開始電 圧をBVDSSとVGSとに切替えることができる。電 源が入り通常動作しているときには、サージ保護素子の 動作開始電圧を外部接続端子4にかかる最大電圧以上に 設定することで、外部接続端子4と内部回路3との間の 信号のやりとりに影響が無いようにできる。電源がオフ の状態では、外部接続端子4に+サージが印加されても サージ保護素子の働きで外部接続端子4の電圧は約VG Sに抑えられ、内部回路3にかかる電圧も低く抑えられ る。

【0069】以上のように第3の実施の形態によれば、サージ吸収用のMOSトランジスタと、前記MOSトランジスタのゲートの接続状態を変更するための制御回路と、サージ印加時に外部接続端子の電位をゲート電位に伝達させる抵抗とを備えることにより、サージ保護素子の動作開始電圧を切替えることができる。

【0070】なお、図21に示すように、MOSトランジスタ14のゲートとソースとの間に抵抗32を追加すれば、外部接続端子4とサージ放電端子19との間を抵抗33と抵抗32とで抵抗分割した点がMOSトランジスタ14のゲートに入ることになるので、MOSトランジスタ14がオンするのに必要な外部接続端子4の電位を調整することができるようになる。

【0071】次に、図22は第4の実施の形態における MOSトランジスタを用いたサージ保護回路装置を示す ものである。

【0072】図22において、34は容量であり、第3の実施の形態における図19に対して抵抗33を容量34に置き換えた構成である。

【0073】制御回路2によりMOSトランジスタ14のゲートの電位はソースにほぼ等しい電位の状態と、容 置34によって支配される状態とに切替えることができ

る。電源がオンすれば電流源6の電流でトランジスタ5 をオンし、MOSトランジスタ14のゲートはソースに ほぼ等しい電位の状態になる。このため、MOSトラン ジスタ14のブレークダウン電圧はBVDSSとなる。 電源オフの際は電流の供給がなくなるのでトランジスタ 5はオフし、MOSトランジスタ14のゲート電位は容 量34の両端間電圧と外部接続端子4により決まる。容 量の両端間の電圧をVCとすると、外部接続端子4にV GS+VC以上の電圧が印加されると、MOSトランジ スタ14のゲート電位はVGS以上に上昇し、MOSト ランジスタ14がオンするので、MOSトランジスタ1 4のドレインからサージを吸収することができる。つま り、電源がオンの時とオフの時とでサージ保護素子とし ての動作開始電圧をBVDSSとVGS+VCとに切替 えることができる。電源が入り通常動作しているときに は、サージ保護素子の動作開始電圧を外部接続端子4に かかる最大電圧以上に設定することで、外部接続端子4 と内部回路3との間の信号のやりとりに影響が無いよう にできる。電源がオフの状態では、外部接続端子4に+ サージが印加されてもサージ保護素子の働きで外部接続 端子4の電圧は約VGS+VCに抑えられ、内部回路3 にかかる電圧も低く抑えられる。

【0074】以上のように第4の実施の形態によれば、サージ吸収用のMOSトランジスタと、前記MOSトランジスタのゲートの接続状態を変更するための制御回路と、サージ印加時に外部接続端子の電位をゲート電位に伝達させる容量とを備えることにより、サージ保護素子の動作開始電圧を切替えることができる。

【0075】以上の第3の実施の形態および第4の実施の形態ではサージ保護のMOSトランジスタとしてNch-MOSトランジスタを例に示してきたが、Pch-MOSトランジスタを用いる場合は図23に示すような回路で構成することができ、ーサージに対しての保護素子として動作する。

【0076】また、一般的にこの場合サージ放電端子19および、Pch-MOSトランジスタのバックゲートは半導体集積回路の最高電位に接続することが多いと推定される。

【0077】これらが最高電位である電源端子18に接続された場合を図24に示す。この場合、電源オンでは電流源26の電流が抵抗27とトランジスタ29のベースに流れてトランジスタ29はオンし、MOSトランジスタ35のゲートとソースがほぼ同じ電位になり、MOSトランジスタ35のブレークダウン電圧はBVDSSとなる。このブレークダウン電圧は外部接続端子4が最低電位のときでもMOSトランジスタ35が動作しない値に設定しておけば半導体集積回路10が動作している時には信号のやりとりに影響を与えることのないサージ保護素子として使用できる。

【0078】電源オフの場合はトランジスタ29のペー 50

20

ス電流が流れないのでトランジスタ29はオフし、MOSトランジスタ35のゲートは外部接続端子4から抵抗36でパイアス状態になり、MOSトランジスタ35をオン状態にして+サージを吸収することができる。すなわち、Nch-MOSトランジスタの場合と同様の効果をもたらすことができる。

【0079】同様な考えで、上記Nch-MOSトランジスタで説明してきたことがPch-MOSトランジスタでも可能となる。また、以上に記載のサージ保護素子および、従来のサージ保護素子は複数組み合わせて使用することも可能で、図25に一例を示す。

【0080】この回路の場合、電源オン時には電流源6 および電流源44が電流を流すので、スイッチ43がト ランジスタ41側に切替わっている時にはトランジスタ 37およびトランジスタ1は共にBVCESが動作開始 電圧となる。また、スイッチ43がトランジスタ42側 に切替わるとトランジスタ37はBVCEOが動作開始 電圧となり、トランジスタ1よりも低電圧で動作できる のでこの場合はトランジスタ37のBVCEOがサージ 保護素子の動作開始電圧となる。電源がオフ状態では、 電流源6および電流源44ともに電流が流れなくなり、 トランジスタ1はVBEが動作開始電圧、トランジスタ 37はBVCEOが動作開始電圧となり、低電位で動作 をはじめるトランジスタ1によるVBEがサージ保護素 子としての動作開始電圧となる。つまりこの場合は、サ ージ保護素子の動作開始電圧をBVCES、BVCE O、VBEの3状態に切替えることができる。

【0081】これらの構成により、一時的に高電圧を使用する回路の場合には高電圧使用時と通常使用時とですることができることができる。また、半導体回路の使用状態と未使用状態ととができる。また、半導体回路の使用状態と未使用状態とでサージ保護素子の動作開始電圧を切替えることができる。といれているときの極めてサージの影響を受けやすい状態の場合にはサージ吸収能力の高い保護素子として動作し、かつ実動作時には半導体回路の動作には影響を与えない素子として動作することができる。とでも、半導体集積回路の内部回路をサージから守ることができる。

[0082]

【発明の効果】以上のように本発明は、トランジスタ型のサージ保護素子にトランジスタのベースの接続を切替えるためのスイッチを備えることにより、サージ保護回路装置の動作開始電圧を切替えることができ、優れたサージ保護素子を実現できて半導体集積回路のサージ保護能力を強化できるものである。

【図面の簡単な説明】

【図1】本発明の第1の実施形態におけるサージ保護回

路装置を示す回路図

【図2】本発明の第1の実施形態におけるサージ保護回路装置を示す第1の補足図

【図3】本発明の第1の実施形態におけるサージ保護回路装置を示す第2の補足図

【図4】本発明の第1の実施形態におけるサージ保護回路装置を示す第3の補足図

【図5】本発明の第1の実施形態におけるサージ保護回路装置を示す第4の補足図

【図 6 】本発明の第 1 の実施形態におけるサージ保護回 10 路装置を示す第 5 の補足図

【図7】本発明の第1の実施形態におけるサージ保護回路装置を示す第6の補足図

【図8】本発明の第1の実施形態におけるサージ保護回路装置を示す第7の補足図

【図9】本発明の第1の実施形態におけるサージ保護回路装置を示す第8の補足図

【図10】本発明の第1の実施形態におけるサージ保護 回路装置を示す第9の補足図

【図11】本発明の第1の実施形態におけるサージ保護 20 回路装置を示す第10の補足図

【図12】本発明の第2の実施形態におけるサージ保護 回路装置を示す回路図

【図13】本発明の第2の実施形態におけるサージ保護 回路装置を示す第1の補足図

【図14】本発明の第2の実施形態におけるサージ保護 回路装置を示す第2の補足図

【図15】本発明の第2の実施形態におけるサージ保護 回路装置を示す第3の補足図

【図16】本発明の第2の実施形態におけるサージ保護 30 回路装置を示す第4の補足図

【図17】本発明の第1の実施形態におけるサージ保護 回路装置を示す第5の補足図

【図18】本発明の第1の実施形態におけるサージ保護 回路装置を示す第6の補足図

【図19】本発明の第3の実施形態におけるサージ保護 回路装置を示す回路図

【図20】本発明の第3の実施形態におけるサージ保護 回路装置を示す第1の補足図

【図21】本発明の第3の実施形態におけるサージ保護 40 回路装置を示す第2の補足図

【図22】本発明の第4の実施形態におけるサージ保護 回路装置を示す回路図

【図23】本発明の第3の実施形態におけるサージ保護 回路装置を示す第1の補足図

【図24】本発明の第3の実施形態におけるサージ保護 回路装置を示す第2の補足図

【図25】本発明の第1の実施形態から本発明の第4の

22

実施形態におけるサージ保護素子を複数用いたサージ保 護回路装置の回路図

【図26】従来のサージ保護回路装置を示す回路図

【図27】従来のサージ保護回路装置を示す第1の補足図


【図28】従来のサージ保護回路装置を示す第2の補足 図


【図29】従来のサージ保護回路装置を示す第3の補足 図


【図30】従来のサージ保護回路装置を示す第4の補足図


【符号の説明】


- 1 トランジスタ
- 2 制御回路
- 3 内部回路
- 4 外部接続端子
- 5 制御回路
- 6 電流源
- 7 スイッチ
- 8 抵抗
 - 9 ツェナーダイオード
 - 10 半導体集積回路
 - 13 制御回路
 - 14 MOSトランジスタ
 - 17 抵抗
 - 18 電源端子
 - 19 サージ放電端子
 - 20 ZAP調整出力端子
 - 2 1 接地端子
- 30 22,23 制御回路
 - 2 4 電源
 - 25 ΖΑΡ曹込み電源
 - 26 電流源
 - 27 抵抗
 - 28.29 トランジスタ
 - 30 抵抗
 - 31 エミッタホロワ出力端子
 - 32,33 抵抗
 - 3 4 容量
 - 35 MOSトランジスタ
 - 36 抵抗
 - 37 トランジスタ
 - 38 制御回路
 - 39 トランジスタ
 - 40 抵抗
 - 41, 42 トランジスタ
 - 43 スイッチ
 - 4 4 電流源


























フロントページの続き

(72)発明者 齊藤 浩

大阪府門真市大字門真1006番地 松下電器 産業株式会社内

.

(72)発明者 南 善久

大阪府門真市大字門真1006番地 松下電器 産業株式会社内

F ターム(参考) 5F038 BH02 BH05 BH06 BH07 BH13 EZ20

5G013 AA02 AA16 BA02 CB02 DA05